EUROPEAN PATENT OFF

Patent Abstracts of Japan

PUBLICATION NUMBER

60234353

PUBLICATION DATE

21-11-85

APPLICATION DATE

08-05-84

APPLICATION NUMBER

59091268

APPLICANT: NEC CORP;

INVENTOR :


RYONO KENICHIRO;


INT.CL.


H01L 27/00 H01L 27/08 H01L 29/78

TITLE

SEMICONDUCTOR DEVICE







ABSTRACT :

PURPOSE: To reduce the parasitic capacity by a method wherein a semiconductor device is composed of a common silicon gate of the first silicon gate type field effect transistor (FET) and the second silicon gate type FET deposited on the first FET in the direction perpendicular to source.drain.

CONSTITUTION: A gate oxide film 4 is provided on a P channel region of rectangle CDEF of an N type silicon substrate 1 covered with a surface oxide film 2 to form a polysilicon 5 thereon and then the polysilicon 5 is changed into polysilicide utilizing high density impurity to improve the conductivity. Firstly the sides and surface of polysilicon 5 are oxidized to be covered with an oxide film 6. Secondly a source.drain region 3 of P channel is formed utilizing the polysilicon 5 as a mask. Thirdly another polysilicon layer 7 is formed on the surface of polysilicon 5 through the intermediary of a gate oxide film 6. Fourthly another source.drain region 8' of N channel is formed on a polysilicon layer annealed by irradiating Ar laser from the surface. Finally the surface of polysilicon is oxidized and a hole is opened to form an electrode so that a deposited complementary silicon gate type FET may be produced. Through these procedures, the parasitic capacity may be reduced to decrease the number of processes.

COPYRIGHT: (C)1985,JPO&Japio

⑲ 日本国特許庁(JP)

①特許出願公開

⑩公開特許公報(A)

昭60-234353

@Int_Cl.1

識別記号

庁内整理番号

砂公開 昭和60年(1985)11月21日

H 01 L 27/00 27/08 29/78

102

8122-5F 6655-5F 8422-5F

審査請求 未請求 発明の数 1 (全4頁)

半導体装置 ❷発明の名称

> 顧 昭59-91268 创特

堅 一郎

願 昭59(1984)5月8日 13日

砂発 明 者 漁野 日本電気株式会社 東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

①出 類 弁理士 内原 砂代 理 人

7. 発明の名称 半導体装置

2. 特許請求の範囲

(1) 一導筒型の半導体基板の主表面に設けられ た他の導電型のソース・ドレイン領域と、前記主 表面上に形成されたゲート絶機膜と、 眩ゲート絶 緑胰上に形成されたシリコングートと、一導型の チャンネル領域とを有する第1のシリコンゲート 製業界効果トランジスタと、前記第1のシリコン ゲート型観界効果トランジスタのシリコンゲート 部を共有し、前記第1のシリコングート製電界効 果トランジスタのソース・ドレインと真交する方 向の前記半導体階板上に絶縁膜を介して形成され 九一導電型のソース・ドレイン領域と、前記シリ コンゲート部の上側に絶繰膜を介して形成された 他導ͳ型のチャンネル領域とを有する第2のシリ コンゲート型電界効果トランジスタとよりなる機 み重ね構造の相補型のシリコングート型電界効果 トランジスタを含むことを特徴とする半導体装置。 (2) 絶機膜を介して形成された他導電型のチャ ンネル領域がソース・ドレインに対しほぼ45度 の角度をなして斜めに形成されている特許請求の 範囲第(1)項記載の半導体装置。

3. 発明の詳細な説明

(技術分野)

本発明は半導体萎縮に関し、特に相補型のシリ コンゲート製業界効果トランジスタを含む半身体 装置に関する。

(従来技術)

従来、相補型のシリコンゲート型電界効果トラ ンジスタの占有面積を小さくする目的で、水平的 配償から垂直的配置、即ち積み重ね構造にすると とが提案されているが、末だ決定版は無く、製法 上、梅造上精々の問題を抱えている。

第1凶は従来の積み重ね構造の相補型のシリコ ンゲート型電界効果トランジスタの断面図である。

-255-

時間間60-234353(2)

に段発が生じる等の欠点がある。

(発明の目的)

本発明の目的は、前記の欠点を除出し、客生容 量が小さく、使って関波特性が大幅に改善され且 つ容量結合による製動作が抑えられ、且つ電極配 線が段配で断線することがなくなり、信頼性が配 く、且つ占有面積が小さく、ホトレジスト工程が 大幅に成り、工程が短期でき、安価に製造できる 積み角力構造の相補型シリコンゲート程配界効果 トランジスタを含む半導体装置を提供することに ある。

(発明の構成)

本発明の半導体整備は、一等電型の半導体基板の主義面に設けられた他の導電型のソース・ドレイン領域と、前記主義配上に形成されたグート総線と、該ゲート総線限上に形成されたシリコンゲートとを備えた一導電型のティンネル領域を引き、前記第1のシリコンゲート副電界効果トランジスタのシリコンゲート部を共有し、前記第1

同図において、とのICの製作工程は低抵抗N類 半導体務板(比抵抗 5~1 0 Ω - α4 , 厚さ 2 0 0~4 0 0 um)1 の所定の位貨にゲート酸化機 4 (厚さ 100 ~500Å)を設け、ゲート部上方にポリンリコン (1μm)5/ゲート酸化膜(厚さ100~500Å)6 ノポリシリコン (0.75 μm)をチャンネル領域、ソ ース・ドレイン部に積み重ね構造にし、 CW Ar レーザー照射により、シードなしてアニールし、 その後レーサアニールしたポリンリコン部分にN チャンオルトランジスタ(チャンネル砚7、ソー ス、ドレイン8)を形成し、その後蒸祓シリコン 部分9にP型不純物拡散してPチャンネルトラン ジスタを形成したものである。この構造は以下に 説明するような欠点がある。即ち、薄い酸化膜6 の上方にNチャンオルトランジスタが作られてい て、寄生容量(ゲートとソース・ドレイン間)が 大きいこと、ソース・ドレインのコンタクト部11、 精振部12が基板面よりポリンリコングート部 5 の厚さ (~1 μm) だけ上方にあって筑極12とP チャンオルトランジズタ電振10と接続する場合

のシリコンゲート型電界効果トランジスタのソース・ドレインと頂突する方向の前配半導体素板上 に絶縁膜を介して形成された一導電型のソース・ ドレイン解験と、前配シリコンゲート部の上側に 絶縁膜を介して形成された他導電型のチャンネル 循線とを有する第2のシリコンゲート型電界効果 トランジスタとよりなる種み重ね構造の相補型の シリコンゲート型電界効果トランジスタを含んで 構成される。

(事施例)

以下、本発明の実施例について、図面を参照して説明する。

新2図は本発明の一実施例の平向図であり、また第3図は第2図の A - A' 的での断面図、第4図は第2図の B - B' 面での断面図である。本発明の一実施例は次の工程により製造することができる。先ず、第3図に示すように、0.5~1 μm 程度の製筋酸化膜 2 で獲われた比抵抗5~10Ω-α、厚さ200~400μm の N 即シリコン基板1の所定の位置、するわり第2図に示す矩形CDEFの p チャン

ホル領域に、100~500Åのゲート酸化胰イを設け、その上にゲート配線領域を形成する0.5~1.0 μm 程度のボリンリ5をCVD法により形成し、高機度(ρ₅~10Ω/①)に不純物、例えばリンを拡散するか、白金等の金銭によりンリサイドにして伝導版をあげる手段を施し、次いでボリシリコン5の側面及び上値を酸化し、100~500Åの酸化胰6で覆う。この酸化胰6は後にNチャンシスタのゲート酸化碘となる。次に、ポリシリコン5をマスクにイオン在入して、アチャンネルトランジスタのソース・ドレイン領域3を形成する。

然るともはソース・ドレイン領域 3、 ゲート駅 化膜 4、 シリコンゲート 5 を主要部とする第1の Pチャンネルシリコンゲート製侃界効果トランジ スタが形成される。

次に、ポリンリコン 5 の上面にゲート 歌化膜 6を介して N チャンネルトランジスタ領域(第 2 図の矩形 GH1 J)となるポリンリコン腐 7 を 0.5~1.5 mm 保護形成する。次いて CW A r レーザーを

独間間60-234353(3)

次いでポリシリコン表面を酸化し、開孔して低極を形成すると親1のシリコングート即電界効果トランジスタのシリコングート5を共有し、第1のシリコングート型型器効果トランジスタのソース・ドレイン3と真変する方向の半導体素板1上に絶縁限2を介して形成されたソース・ドレイン領域と、シリコングート5の上偏にグート絶縁限

6を介して形成された他導電型のチャンネル領域 とを有する第2のシリコングート型電界効果トラ ンジスタが完成し、以上の説明から明らかなよう に結果として積み重ね構造の相補型のシリコンゲ ート形電界効果トランジスタが得られる。

たお第2のシリコンダート型電界効果トランジスタのチャンネル領域の形成にあたつては第2図に示すように、ソース・ドレインに対しほぼ45度の角度をなすよう角めに形成すれば、チャンネル幅がソース・ドレインに平行にチャンネル領域が出来る場合に比べて、約14倍広くとることが出来、従ってその分だけ集積度を向上させることができる。

以上により形成された本実施例の特徴は、先ず第1に従来構造と異なり第2のトランジスタのソース・ドレインが第1のトランジスタのソース・ドレイン形成方向と直交し、かつ第2のトランジスタのソース・ドレインはシリコンゲート部のよったあるのではなく酸化填2を介して素板上に設けられているので従来問題となつていた毎生発動

を小さくするととができ、また取获も小さくする ととができ配額の段券部での断測を小さくすると とができる。

また、前の製造工程の説明から明らかなように、ホトレジスト工程は通常の水平方向に配置した CMOS が 1 2~1 3 工程を要するのに対し、本発明 方法では 8 工程に減小させることができ、原価低減に大きく寄与するものである。

また、積み重ね材造のため、Pウェル、Nウェルを必要としないことと、客生のPNPNサイリスタはほとんど存在することはなく無積度の向上に好都台である。

また、第2のトランジスタのティンネル領域を 45度の角限をなして斜めに形成したことは、前 に述べた効果が得られ、無視度を何様に向上させ ることができる。

なお、上記説明に用いた凹面では各領域は何れ も角はって表示してあるが、例えば第4回の領域 8の両端はなだらかにし、金属配脚を施こした場 台に設切れが起らないようにすることができる。 また出発材料はN形半導体基板としたが、P刑 半導体基板の場合も同様に実施できることは説明 するまでもない。

(発明の効果)

以上説明したとおり、本ி明によれば、新生容 他の大幅な削減、配線身部の改善、工程の大幅短 縮、ウェルが不要である等の効果が得られる相補 型ンりコンゲート型電界効果トランジスタを含む 半導体報酬を得ることができる。

4. 図面の簡単な説明

第1 図は従来の様み重ね構造の相種機のシリコンゲート製電業効果トランジスタを含む半導体接機の断面的、第2 図は本発明の一実施例の平面図、第3 図は第2 図のB-B′ 面断面図である。


1 …… 非導体素板、 2 …… 絶縁膜、 3,5,3′,8′……ソース・ドレイン、 4,6 …… ゲート 絶縁 糟糠、5 ……ポリシリコン層又はシリサイド原、 7 ……チェンネル領域、 9,11,11′ ……ソース


35周昭60-234353(4)


・ドレインコンタクト孔、10.12,12′……配線


用金屬薄膜。

代理人 弁理士 内 原 置









BEST AVAILABLE COPY

ENGULUTE SEUSTATERA : -